近年来，随着中国半导体国产化的进程发展，EDA（电子设计自动化）已成为我国目前科技攻坚战的关键基础。
但由于EDA行业存在较高技术壁垒、专家人才紧缺以及实际部署的迭代演进，需要产业保持长期的攻坚战和扎实的研发态度，国内EDA企业还在寻求着破局之道。
对此，合见工软在IDAS 2024设计自动化产业峰会期间发布多款国产自主自研EDA及IP产品，包括国产硬件仿真器中首台可扩展至460亿逻辑门设计的硬件仿真平台UVHP、新一代单系统先进原型验证平台、DFT全流程平台、电子系统设计工具和五款高速接口IP产品。
国产自研填补技术空白
AI智算、HPC超算、AD/ADAS智驾、5G、以及超大规模网络等应用领域，正推动芯片设计的规模、功能集成度和软硬件系统级复杂度大幅提升。这对验证工具的能力提出了更高要求，并带来了多样化场景验证的挑战。
验证工具除了必须为芯片设计开发提供更快速准确的编译和更高效的调试能力，还必须具备更灵活、更统一的全场景验证平台。这不仅可提升故障纠错效率和验证吞吐量，还能降低大规模复杂芯片流片的风险，并为软硬件协同仿真验证提供强大的数字孪生能力。
此次合见工软推出的UVHP，为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品，并支持多系统进一步扩展，可大幅提升仿真验证效率，缩短超大规模芯片的仿真验证周期。
全场景验证模式包括纯硬件环境、XTOR和Hybrid等多种方案，为芯片系统级软硬件协同设计及验证提供了强大的算力支撑。
另一款商用级、单系统先进原型验证平台“PD-AS”是国内首发，搭载AMD新一代超大自适应SoC——AMD Versal™ Premium VP1902 Adaptive SoC，采用先进工艺，整体设备性能提升两倍以上，可广泛应用于5G-WIFI通讯、智算、AIoT、智能汽车等多个行业领域。
从计算转向智算的大算力时代
生成式AI引爆了智算产业的高速扩张，算力已成为数字时代的关键源动力。同时，智算领域为芯片设计也带了多重挑战，芯片的复杂度呈现大幅的提升，严苛的面世时间要求设计和验证工作更加准确而高效，对系统级设计及软硬件协同的要求也更为复杂。
智算时代的爆发对国产EDA的支撑提出了严苛的时间表。中国芯片设计领域对EDA的需求已经不同于往日， 如何破局给整个产业链带来了全新的挑战，国产EDA产业作为芯片行业的核心环节，既面临严重挑战，也迎来了巨大发展机遇和广阔成长空间。
种种因素，都驱动着中国高端数字芯片设计面临三个迫切的需求：第一，毫无疑问的国产EDA工具问题；第二，系统级上改善芯片性能，以及解决软硬件协同的挑战，从更早期的阶段开始系统联动设计的考量；第三，更好地支撑国内数字大芯片客户的需求，包括芯粒（Chiplet）时代所带来的最新高速接口IP和系统级设计工具等领域。
合见工软此次发布的多个创新产品和EDA发展趋势，就是针对大规模算力集群的高速发展，为数字大芯片设计带来的多重挑战，用自主创新在大算力时代解决“卡脖子”问题。
来源：周到上海 作者：袁德娅
